Решено Параллельный режим программирования CPLD Altera

[antonluba]

Возник вопрос.
Довольно давно прикупил у китайцев 2 шт. EPM7032S.
Сейчас решил их использовать и столкнулся с проблемой. USBBlaster их не шьет.
Как выяснилось, при подаче питания на плис все ноги JTAG жестко притягиваются к земле.
Информация по прошивке разрозненна, но, вроде бы, есть режим параллельного программирования этих микросхем.
Конечно, ни Altera programming unit, ни чего-либо подобного в обозримом окружении нет.
Что можно сделать?
Или выбросить и заказать новые с предварительной проверкой?

 

[antonluba]

Вычитал, что параллельный режим закрыт и доступен только в коммерческих программаторах.
Еще нашел, что Chipprog48 эти микросхемы поддерживает. Если найду, у кого он есть, попробую прошить.

 

[Васисуалий]

antonluba, спаяй или купи вот это >>  ссылка скрыта от гостей 

Оно работает, я это проверил многократно.

 

[antonluba]

Васисуалий, видишь ли, насколько я понял из описания, он также по протоколу jtag работает.
У меня есть usb blaster и он не помогает, хотя тоже умеет jtag. Отсюда и вопрос.

 

[Васисуалий]

Дык он именно по JTAG и работает! Com порт у него для порядку...

А вот с твоим бластером надо бы разбираться. Он Квартусом видется? Дрова стоят? Дальше в программаторе он на конце саму ПЛИСу видит?

 

[antonluba]

Можешь еще раз вдумчиво прочитать первое сообщение?
Хотя забей. Выкину я их.

Бластер рабочий. EPM240 на макетке прекрасно шьет. На ней сейчас все и сделано.

 

[Васисуалий]

И в чем тогда разница?

Вот смотри:

Для МАКС7000

MAX 7000S devices are in-system programmable via an industry-standard 4-pin Joint Test Action Group (JTAG) interface (IEEE Std. 1149.1-1990). ISP allows quick,efficientiterations during design development anddebugging cycles. The MAX 7000S architecture internally generates the high programming voltage requiredto program EEPROM cells, allowing in-system programming with only a single 5.0 V power supply. Duringin-system programming, the I/O pins are tri-stated
and pulled-up to eliminate board conflicts. The pull-up value is nominally 50 k¾.

Для МАКС2

All MAX® II devices provide Joint Test Action Group(JTAG) boundary -scan test (BST) circuitry that complies with the IEEE Std. 1149.1-2001 specification.JTAG boundary-scan testing can only be performed at any timeafter VCCINT and all VCCIO banks have been fully powered and a tCONFIG amount of time has passed. MAX II devices can also use the JTAG port for in-system programming together with either the Quartus®II software or hardware using Programming Object Files (.pof), JamTM Standard Test and Programming Language (STAPL) Files ( .jam), or Jam Byte-Code Files (.jbc).
The JTAG pins support 1.5-V, 1.8-V, 2.5-V, or 3.3-V I/O standards. The supported voltage level and standard are determined by the VCC I O
of the bank where it resides. The dedicated JTAG pins reside in Bank 1 of all MAX II devices.

Ну тое сть разница в питании! Может быть виновно питание?

 

[antonluba]

Пробовал и от 5в.
Наверное левак. Если чиппрог попадется- попробую

 

[Васисуалий]

Наверное левак.

А фотки можешь выложить? ХоЦЦа на левак глянуть...

 

[antonluba]

Вот

 

[Николай KRPSC]

Я программирую JTAG на LV244A, проблем нет.

 

[Васисуалий]

Ну вот не знаю... Левак - не левак, но похожа на нормальную.

я программирую JTAG на LV244A, проблем нет

В смысле именно для серии Max7.... или для всех Intel-Altera?

Если что, то я плотно присел на MBFTDI от Марсоходов и пока что с ним ни разу проблем не было....

Вот это >>  ссылка скрыта от гостей 

Кстати, его можно собрать самому и там же есть схема (и выше по тексту) и инструкция по установке дров...